Mar . 2025
分享至
在电动汽车（EV）领域，OBC设计的一个关键目标是提升功率密度，因为更轻的产品会给汽车减重从而有利于增加续航里程。从增加续航的角度来说：效率是实现这一目标的一个方面，这点SiC相对于Si来说，当然更有优势；另一方面，器件封装和散热设计也助力实现这一目标，尤其是在提高功率密度方面的作用越来越大。
为助力行业从插件器件过渡到贴片器件，英飞凌开发了DDPAK和QDPAK封装的SiC器件。这2种封装是顶部散热（TSC: top-side cooling ）器件。
这篇文章将讲述这些器件的优势。对于创新的顶部散热封装，在行业探索未来潜在的各种可能性之前，本文将对DCB内置与外置的热特性做对比，同时讲解芯片与引线框架的扩散焊技术，与传统焊接技术相比，通过这种技术，降低了厚度以及热阻。
底部散热
当下TO-247, TO-220的插件在许多应用中广泛使用，同时劣势也明显：生产成本高; 焊接之前需要人工介入将器件插入PCB上。基于这些原因，插件器件正在被贴片器件越来越多得取代。贴片器件可以更高效地实现自动化生产，也利于提高生产的可靠性。
贴片封装的散热方式通常有2种：底部散热或者顶部散热。这2种封装都可用在自动拾放机器的自动化生产设备。D2PAK, DPAK的底部散热器件，热传导的方向是自芯片向焊接器件的板子上传导。基于这种热传导方向，顶部散热具有先决的优势，因为PCB并不能承受非常高的温度，相对于温度高的器件，PCB成为热瓶颈，不得不通过增加过孔去增加导热特性，如下图1a所示。
增加过孔提高散热能力通常会牺牲PCB面积，会带来PCB走线挑战，这是过孔这种方式的弊端；另一种解决方案是用铝基板（IMS）的方法，IMS可以提高散热能力，但是比传统FR4的PCB贵。
图 1. 底部冷却 (BSC) 需要使用热过孔或 IMS 板散热
图2. 顶部散热传导路径
顶部散热
对于顶部散热器件，热传导的方向如下图2所示：芯片产生的热导向封装的顶部，顶部Pad再导向散热器。
通过这种方式，热阻可以降低约35%， 同时可以将器件与PCB进行热解耦。这些大幅度的提升源自以下几点：PCB设计变的简单，灵活；PCB尺寸可以更小，功率密度更高，降低了EMI影响。由于热特性的提高，不再需要多层板的堆叠，因此可以省去IMS子板与FR4母版之间的接插件连接。一块FR4的板子可以安装所有的器件，同时也降低了连接器的数量。
这个特性降低了BOM, 最终总的系统成本也得以降低。除了提高散热，增加载流能力外，TSC也有利于优化走线设计，从而提升可靠性。因为驱动芯片等可以放置得离功率器件更近，回路的寄生电感会更低，门级的震荡得以降低，降低了驱动风险，提升了开关管的性能。
英飞凌开发的DDPAK, QDPAK封装用在很多功率器件上，包括了CoolSiC™G6肖特基二极管，新一代的750V和1200V CoolSiCTM MOSFET, 以及650V SI SJ CoolMOSTM 。相对于插件THD器件，这些产品有近似的散热能力空间，但电性能更优。DDPAK和QDPAK的高度统一为2.3mm, 不论是高压还是低压器件。所以适合OBC和DCDC这样有不同电压等级的产品，尤其是不同电压等级器件的高度统一，从而使散热片设计更简单，便宜。
图3. DCB-in-package绝缘
图4. DCB-on-package绝缘
基于当前 TSC 器件，未来额外的一个特性是使用 Al2O3 基板的DCB（直接铜键）做 TSC的绝缘。如图 3 所示，DCB 可以安装在器件封装内部（DCB-in-package）。这种方法的一个局限是需要对芯片互连进行必要的调整，需要厚度约为 50μm 的芯片焊接层厚度。此外，器件的热性能还受到 DCB 性能的限制。
另一种新型 DCB 在封装外部（DCB-on-package） 的TSC 实施方案，其中芯片与引线框架保持直接连接。这会带来一些潜在热方面的优势。
首先，将芯片直接连接到封装内的引线框架可提供额外的散热能力。其次，在封装上连接 DCB 将消除芯片互连和再分布的适配性。最后，芯片连接可采用扩散焊接，而不是传统的软焊，这将带来显著的优势，包括可将芯片连接材料的厚度从约 50μm 大幅减少到仅约 1.2μm。
图 5. 使用 (a) 传统焊料和 (b) 扩散焊料进行芯片连接的横截面图。扩散焊接减少了结合层厚度。在（a）中，焊料不均匀，导致芯片倾斜。
图6. 不同占空比的瞬态热阻 (ZthjC) 与脉冲长度 (tp) 的关系。绿色是传统焊料的数据，红色显示的是扩散焊的数据。
由于 SiC 的宽禁带特性，SiC 芯片通常非常小（通常只有几平方毫米）。使用传统焊料将如此小的芯片连接到封装上需要一个良好控制的过程，因为焊滴的表面可能会导致芯片倾斜，而这会影响焊线键合的制程。
使用扩散焊接可以避免这一复杂问题，因为焊料在与基底接触之前不会熔化。这种方法还允许在单个引线框架上装配多个芯片，因为随后的加热步骤不会影响最初芯片的放置精度。这是因为焊料不会发生再熔化，因此不会出现由表面张力驱动的芯片位移。此外，这种技术还能优化器件尺寸，因为焊料挤出较少，从而提高了封装密度。如图 5 所示，由于扩散焊料具有优异的材料特性，且结合层厚度减少，因此可显著改善热传导。
测量结果表明，与使用传统焊料相比，芯片和封装引线框架之间的热阻降低了约 40%（图 6）。热性能的显著改善意味着在固定芯片面积的情况下，最大静态额定电流可以增加，从而允许更高的耗散功率。
图 7. 14mm2 SiC 芯片的 DCB-in-package 与 DCB-on-package热性能对比
图8. 4mm² SiC 芯片的 DCB-in-package 与 DCB-on-package热性能对比
为了评估所提议的新型封装结构的性能，英飞凌在 4mm2和 14mm2的理论 SiC 芯片上进行了仿真，比较了 DCB-in-Package 与 DCB-on-Package在响应外加电流脉冲时的热性能。图 7 和图 8 的仿真显示，DCB-on-Package的热性能比DCB-in-Package更好，可以承受更大的电流（稳态电流和脉冲电流）。
最大限度地提高功率密度是电动汽车（EV）中 OBC 设计的主要目标，而元件封装和散热性能对实现这一目标的重要性与日俱增。英飞凌为满足 OBC 设计需求，提供了高度统一的顶部散热QDPAK 封装的器件，包括750V，1200V CoolSiCTM MOSFET 和 650V Si SJ CoolMOSTM。
在满足当前设计要求的同时，英飞凌也在不断展望未来，寻找进一步改进 顶部散热TSC 的新方法。本文探讨了用户可外置 DCB 的创新概念，并介绍了仿真结果，这些结果表明，封装上 DCB 有可能实现更紧凑、更灵活的设计，从而提供更高水平的热性能。
点击此处，了解更多信息！
文章来源：英飞凌官微